本书从实际设计的角度出发，翔实地介绍了面向CPLD/FPGA的Verilog设计，使读者从可编程逻辑器件及硬件描述语言设计两个方面来掌握实际设汁中的方法和技巧。<br />　　本书分为器件篇、语言篇、软件篇和实战篇来介绍相应的知识体系。器件篇着重介绍了Ahera公司的CYCLONEⅡ系列FPGA的结构，以及如何使用FPGA器件内部的各种资源；语言篇详细讲解了VefilogHDL的相关内容；软件篇介绍了一款强大的仿真工具ModetSim和Altera公司的集成开发环境QuaausⅡ6．0；实战篇再现了一个数字系统的设计过程，旨在抛砖引玉，让初学者能够快速上手。<br />　　本书主要供从事CPLD/FPGA设计的工程技术人员自学或参考，也可作为高等院校电子、通信、计算机等相关专业高年级本科生和研究生的参考用书。