本书主要讲述硬件描述语言VHDL以及其在数字电路设计中建模和仿真。内容包括VHDL基础语法、行为模型的描述、数字电路的VHDL建模、VHDL硬件描述的仿真、综合和仿真工具软件等。全书以丰富的数字电路设计实例贯穿所有的知识点，相信读者可以快速掌使用VHDL进行数字电路的描述以及数学IC的设计。<br /> 本书主要面向从事数字IC设计、FPGA/CPLD以及ASIC设计的工程师和研究人员，非常适合使用VHDL进行数字电路设计的设计人员学习参考，也适合高校师生学习参考，是一本全面而实用的VHDL数字电路及系统设计的学习教程。