题名:Verilog HDL高级数字设计
作者:(美) D. Ciletti Michael著
出版年:2014
ISBN: 978-7-121-22193-4
分类号: TP312
中图分类: 程序语言、算法语言
译者: 李文军, 林水生, 阎波
定价: 95.00元
页数: 664 页
出版社: 电子工业出版社
装订: 平装

《国外电子与通信教材系列:Verilog HDL高级数字设计(第2版)》依据数字集成电路系统工程开发的要求与特点,利用Verilog HDL对数字系统进行建模、设计与验证,对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解,内容包括:集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发须遵循的原则、基本方法、实用技术、设计经验与技巧。

科罗拉多大学电气与计算机工程系教授。研究方向包括通过硬件描述语言进行数字系统的建模、综合与验证、系统级设计语言和fpga嵌入式系统。其著作还有digital design,fourth edition(其翻译版和影印版均由电子工业出版社出版)。作者曾在惠普、福特微电子和prisma等公司进行vlsi电路设计的研发工作,在数字系统和嵌入式系统研究、设计等领域有丰富的研发和教学经历。