《Verilo HDL数字设计教程》共分8章。第1章和第2章为Verilog HDL基础知识；第3章从一个典型数字电路实例入手，详细介绍了Verilog HDL的常用建模方法；第4章介绍了一些常用的组合逻辑电路和时序逻辑电路；第5章从一个典型时序逻辑电路实例入手，引入同步有限状态机，并进一步探讨了同步状态机的特征；第6章则详细介绍了VerilogHDL的仿真技术，并对ModelSim软件进行了介绍；第7章介绍了几则实用的可综合的设计；第8章详细介绍了一个基于Verilog状态机控制的10位指令微处理器的设计流程。<br />书中的内容全部符合IEEEl364-2001标准。<br />《Verilo HDL数字设计教程》可作为高等院校电子信息工程、通信、自动化、计算机应用技术等专业Verilog HDL设计课程与相关实验课的指导教材或参考书，也可作为参与电子设计竞赛、FPGA开发应用人员的参考书。