利用 Verilog 进行数字系统设计与仿真是电子系统工程师必备的技能<br />之一,这本书最突出的特色就是对数字电路系统的工程仿真和设计技术进行<br />了深入的讨论。由Joseph Cavanagh编著的《Verliog HDL数字设计与建模》<br />内容涵盖了电路建模、基本语法与电路、典型数学运算、复杂的编码/解码/<br />纠错电路、各类时序状态机和完整的流水线 RISC 处理器的设计等。 书中<br />给出的所有工程设计实例均为可独立运行及验证的实用电路模块,并给出了<br />所有例子的完整Verilog 源代码、testbench、仿真结果和仿真波形。 附录<br />中还给出了部分课后习题的参考答案。<br /> 《Verliog HDL数字设计与建模》可作为电子信息类和计算机科学等专<br />业的高年级本科生与研究生的教材,对于初步接触过数字逻辑设计的相关领<br />域的工程师也是一本很有价值的参考书。